키사이트 EDA, 인텔 파운드리와 EMIB-T 실리콘 브리지 기술 협력

키사이트테크놀로지스는 인텔 파운드리와 협력해 EMIB-T(Embedded Multi-die Interconnect Bridge-T) 기술을 지원한다고 13일 밝혔다. 이번 협력은 인공지능(AI) 및 데이터센터 시장을 겨냥한 고성능 반도체 패키징 솔루션 혁신을 가속화하는 중요한 진전으로 평가된다. 특히 인텔의 최신 18A 공정 노드까지 지원해 첨단 반도체 설계 경쟁력을 한층 높일 전망이다.

AI와 데이터센터 워크로드가 점차 복잡해지면서 칩렛(Chiplet)과 3D 집적회로(3DIC) 간 안정적이고 고속의 데이터 통신이 필수 요소로 떠올랐다. 이에 반도체 업계는 UCIe™(Universal Chiplet Interconnect Express™)와 BoW(Bunch of Wires) 등 새로운 오픈 표준을 도입해 2.5D/3D 패키징 또는 라미네이트 및 유기 패키지 내 칩렛 간 인터커넥트 프로토콜을 정의, 다양한 설계 플랫폼 간 일관된 고품질 통합을 지원하고 있다.

키사이트 EDA와 인텔 파운드리는 이러한 표준을 채택해 칩렛 규격 준수 및 링크 마진 검증을 수행함으로써 칩렛 상호운용성 생태계를 확장하는 데 주력하고 있다. 이 협력은 개발 비용 절감과 설계 위험 완화는 물론, 반도체 설계 혁신의 속도를 대폭 끌어올리는 것을 목표로 한다.

키사이트 EDA가 제공하는 ‘칩렛 PHY 디자이너’는 AI 및 데이터센터용 고속 디지털 칩렛 설계를 위한 최신 솔루션으로, UCIe 2.0 표준에 대한 고급 시뮬레이션 기능과 BoW 표준 지원을 새롭게 제공한다. 이 툴은 시스템 수준 칩렛 설계와 다이 간(D2D) 설계를 위한 정밀 검증을 가능하게 해 실리콘 테이프아웃까지 설계 기간을 줄여 준다. 

석 리(Suk Lee) 인텔 파운드리 생태계 기술 부문 부사장 겸 총괄 매니저는 “키사이트 EDA와의 EMIB-T 실리콘 브리지 기술 협력은 고성능 패키징 솔루션 발전에 중요한 진전을 의미한다”며 “UCIe™ 2.0과 같은 표준 통합으로 AI와 데이터센터용 칩렛 설계 유연성이 확대되고 혁신 속도가 빨라지며, 고객이 차세대 요구사항을 보다 정확히 충족할 수 있게 될 것”이라고 말했다.

닐 파셰(Niels Faché) 키사이트 디자인 엔지니어링 소프트웨어 부문 부사장 겸 총괄 매니저는 “키사이트 EDA의 혁신적 칩렛 PHY 디자이너는 실리콘 제작 전 검증 방식을 재정의하며 칩렛 설계자가 더욱 빠르고 정확하게 검증할 수 있도록 돕고 있다”며 “UCIe 2.0과 BoW 같은 진화하는 표준을 선제적으로 수용하고 인텔 파운드리 EMIB-T와의 협력까지 더해, 설계 엔지니어가 혁신 속도를 가속화하고 제조 전 불필요한 설계 반복을 줄일 수 있게 지원한다”고 강조했다.

---